一种基于LDO稳压器的带隙基准电压源设计 _知识百科

一种基于LDO稳压器的带隙基准电压源设计金梓才，戴庆元，黄文理上海交通大学微纳科学技术研宄院，微米/纳米加工技术国家重点。该电路使用三极管作为运算放大器的输入，同时省去了多余的等效二极管。这样不仅结构简化，而且功耗更低。 QuQ2、M5、M6构成了高益、高电源抑制比的运算放大器。皿1、皿3、皿4、皿7为偏置管，电容匚用于运放的频率补偿，加运放相位裕度，防止Vref振荡输出。同时经过Q3、R3的电流产生与绝对温度成正比（PTAT）的电流/3.电路中的ENH作为使能端，当高电平时关断带隙基准源。
由于Vbe3具有负温度系数，Vt具有正温度系数，因此只要选取适当的R2、R3和n，就可以得到与温度无关的基准电压1111.以减少失调电压，R2取6kAR3取47成。
为了克服工艺的漂移，中R3由可调阻值的电阻网络构成。如所示。 R3由一个大电阻Rd串联上三个小阻值的电阻Rn，2Rn与4Rn1121. 3LDO缓冲器电路结构设计与分析将以上所述的带隙基准与LDO缓冲器相结合，如所示。 M1~M6组成了一个两级运算放大器。这里的Vdd由输入电压Vcc和基准电压Vref来获得。由于Vref在1. 28V左右，所以要求误差运放的共模输入电压在1.28V左右，选用PMOS管作为输入对管。
通过调节，使/b2R2 =今R1，因此从上式可以看出，G与Rl成正比。当Rl很小时，G也很小。为了保证一定的负反馈环路增益，误最后得到差运放要求较高的益，所以选用了两级运算放大VREF=VBE3+/3R3+（/3+//）R2器。同时为了保证足够的相位裕度，使用G为密勒/b2R2（2）电容，在C1左边形成负反馈环路主极点。
因为对于缓冲器而言，为了能够在M7上实现大的负载电流，驱动小的负载电阻Rl，当Rl 为了实现误差运放小的失调电压，在电路图和版图设计中，大Mi、M2的面积和M3、M4的面积。同时，在版图布局中，注意Ml、M2和M3、M4的对称排布。
负反馈环路使运算放大器的两个输入电位相等，从而使流过电阻的电流恒定，因此输出Vdd恒定。那么，Vdd可以为电源芯片中后续其他模块提供电源供给，比如数字控制模块、PWM比较器电路、振荡器电路以及其他的保护电路。
4仿真结果是电源电压为5V时，输出电压随温度的变化曲线，从图中可以看出，当温度在一40C~125C之间变化Vref变化范围在5 4mV以内，同样当电源电压为12V时，Vref变化范围也在55mV内，相当于25ppm（。 e.25X106）。
显示低频时电源抑制比为138dB而从可以看出电源电压在4V~12V之间变化时输出电压只变化了0将本文设计的带隙基准电路与LD0缓冲器相结合，仿真结果如图所示。
如所示，最小负载电阻约为650左右。
最大负载电流约为55mA.这表明，本设计实现了LDO强的带负载能力。
如0所示，当负载电阻为1KQ时，负载电容为10pF时，缓冲器负反馈环路益为29dB.相位裕度为633符合要求。
1为该电路的线性调整率，从图中可以看出，温度为27C下，当V.从4V变化到12V的过程中，输出电压只变化了约17mV左右。输出始终稳定在3.3V左右，满足要求。
5结束语本文给出了一种基于LDO稳压器的带隙基准电压源设计方案。在LDO芯片越做越小的趋势下，设计了一种简化的利用三级管作为运放输入的带隙基准电压源。与传统的带隙基准相比，在简化设计的同时获得了高的性能。该基准电压源同样具有高电源抑制比，良好的温度特性等特点。采用华虹NEC（HHNEC）Q 35MmBCD工艺仿真结果表明，在5V的电源下，产生25Xl-V C温度系数的带隙基准电压。在LDO缓冲器方面，采用了传统结构。仿真结果表明，多项指标符合要求。